# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-003028

(43)Date of publication of application: 07.01.2000

(51)Int.CI.

G03F G01B 11/02 H01L 21/027 // G06F 17/50

(21)Application number: 11-076065

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

19.03.1999

(72)Inventor: HASHIMOTO KOJI

(30)Priority

Priority number: 98 66890

Priority date: 28.04.1998


Priority country: US

# (54) MASK PATTERN CORRECTING SYSTEM AND ITS CORRECTING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To accurately and correct the pattern of a real semiconductor integrated circuit at a high speed by using measured data.

SOLUTION: A special image simulation of plural pattern data of semiconductor integrated circuits is carried out based on different illumination conditions (62). The pattern bias for each of illumination conditions is calculated based on the results of the spacial image simulation (63). The plural pattern data of semiconductor integrated circuits are CAD data corresponding to the real circuit pattern. The pattern bias is determined by electrically measuring the evaluation patterns produced under different illumination conditions (66). The corrected value of the mask pattern is obtd. from the pattern bias determined by simulation under the same illumination conditions as the conditions to render the pattern bias above into zero.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Y.....

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-3028 (P2000-3028A)

(43)公開日 平成12年1月7日(2000.1.7)

(51) Int.Cl. <sup>7</sup>		識別記号	F I			テーマコート*(参考)
G03F	1/08		G03F	1/08	Α	
G 0 1 B	11/02		G01B	11/02	Z	
H01L	21/027		H01L	21/30	502P	
# G06F	17/50		G06F	15/60	658M	

審査請求 未請求 請求項の数7 ○1. (全 10 頁)


	<u> </u>	音互開水	木南水 荫水坝V数 / OL (至 10 頁/
(21)出願番号	特願平11-76065	(71)出顯入	000003078
(22)出顧日	平成11年3月19日(1999.3.19)	(72)発明者	株式会社東芝 神奈川県川崎市幸区堀川町72番地 橘本 耕治
(31)優先権主張番号 (32)優先日	09/066890 平成10年4月28日(1998.4.28)	(12)光明石	神奈川県横浜市磯子区新杉田町8番地 株
(33)優先権主張国	米国(US)	(74)代理人	式会社東芝横浜事業所内 100058479
•			弁理士 鈴江 武彦 (外6名)

# (54) 【発明の名称】 マスクパターン補正システムとその補正方法

## (57)【要約】

【課題】 測定データを用いて、実際の半導体集積回路 のパターンを正確且つ高速に補正することが困難であっ た。

【解決手段】 異なる照明条件に基づいて、半導体集積回路の複数のパターンデータの空間イメージシミュレーションを行い(62)、この空間イメージシミュレーションの結果に基づいて、各照明条件におけるパターン・バイアスを算出する(63)。半導体集積回路の複数のパターンデータは実際の回路パターンに対応したCADデータである。照明条件を変えて製造した評価パターシを電気的に測定してパターン・バイアスを求め(66)、このパターン・バイアスがゼロとなる照明条件と同一の照明条件によりシミュレートして求めたパターン・バイアスからマスクパターンの補正値を求める(67)。



【特許請求の範囲】

【請求項1】 異なる照明条件において、半導体集積回路の複数のパターンデータの光学像シミュレーションを行い、この光学像シミュレーションの結果に基づいて、前記各照明条件間における前記半導体集積回路の複数のパターン部のパターン寸法差を算出するシミュレータと、

前記異なる照明条件において、半導体集積回路の特性を 評価するための評価パターンを製造する製造装置と、 前記製造装置により製造された前記半導体集積回路の評 10 価パターンの仕上がり寸法を測定する測定装置と、

前記測定装置により測定された仕上がり寸法より前記半 導体集積回路のそれぞれのパターンにおいてその寸法が 所望値となる照明条件を求める第1の演算部と、

前記第1の演算部により求めたパターン寸法が所望値となる照明条件におけるパターン寸法と所望の照明条件におけるパターン寸法との差を前記シミュレータにより算出し、その値をマスクパターンの補正値とする第2の演算部とを具備することを特徴とするマスクパターン補正システム。

【請求項2】 前記所望の照明条件は、前記測定装置により測定された仕上がり寸法より前記各半導体集積回路の評価パターン間の共通プロセス・ウィンドウが最大となる照明条件であることを特徴とする請求項1記載のマスクパターン補正システム。

【請求項3】 前記照明条件は、標準照明、遮蔽率の異なる複数の輪帯照明、開口半径の異なる複数のコヒーレント照明を含むことを特徴とする請求項1記載のマスクパターン補正システム。

【請求項4】 前記評価パターンは、メモリセルのゲー 30トパターン及び周辺回路のパターンを含むことを特徴とする請求項1記載のマスクパターン補正システム。

【請求項5】 前記シミュレータ、第1、第2の演算部は、一つのコンピュータに含まれていることを特徴とする請求項1記載のマスクパターン補正システム。

【請求項6】 異なる照明条件において、半導体集積回路の複数のパターンデータの光学像シミュレーションを行い、この光学像シミュレーションの結果に基づいて、前記各照明条件間における前記半導体集積回路の複数のパターン部のパターン寸法差を算出する工程と、

前記異なる照明条件において、半導体集積回路の特性を評価するための評価パターンを製造する工程と、

前記製造された前記半導体集積回路の評価パターンの仕上がり寸法を測定する工程と、

前記測定された仕上がり寸法より前記半導体集積回路の それぞれのパターンにおいてその寸法が所望値となる照 明条件を求める第1の演算工程と、

前記求めたパターン寸法が所望値となる照明条件におけるパターン寸法と所望の照明条件におけるパターン寸法 との差を前記シミュレーションにより算出し、その値を 50

マスクパターンの補正値とする第2の演算工程とを具備することを特徴とするマスクパターンの補正方法。

【請求項7】 前記所望の照明条件を求める工程は、前記測定された仕上がり寸法より前記半導体集積回路の各評価パターン間の共通プロセス・ウィンドウが最大となる照明条件を求める工程からなることを特徴とする請求項6記載のマスクパターンの補正方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えばリソグラフィやエッチング等の全ウェハプロセスに適用可能なマスクパターン補正システムとその補正方法に関する。

[0002]

【従来の技術】半導体集積回路は益々微細化されてお り、パターンの線幅寸法(CD: critical dimension) はサブミクロンのオーダとなっている。こように微細化 されたパターンを例えばリソグラフィ処理した場合、近 接するパターンの影響により、所望のパターン形状を得 ることが困難となる(これを光近接効果と呼ぶ)。メモ 20 リやロジック回路等を含む半導体集積回路を製造する場 合、最小の寸法で設計されたメモリセルの領域に露光条 件を設定してリソグラフィ処理を行った場合、光近接効 果により周辺回路の露光条件が最適値からずれる。この 結果、製造されたパターンの幅が設計値より広く又は狭 くなってしまう。そこで、この設計値からずれたパター ンに対応してマスクパターンを補正する光近接効果補正 (OPC:Optical proximity correction) 方法に対す る関心が高まっている。しかし、厳密なOPC方法は現 在まだ確立されていない。

0 [0003]

【発明が解決しようとする課題】従来のOPC法の一例としてシミュレーションを用いた方法がある。このシミュレーションは、リソグラフィに関するデータをパラメータとして、実回路をシミュレーションする方法である。この方法の場合、CAD(Computer Aided Design)データを使用できるため、簡単な処理によりマスクパターンを補正できる利点を有している。しかし、この方法は、リソグラフィに関するデータのみしか取り扱うことができないため、正確な補正を行うことが困難である。なぜなら、ウェハプロセスは光学イメージ(空間イメージ)要素ばかりでなく、レジストパターンの現像、エッチング、及びその他のプロセスを含んでいるため、リソグラフィに関するデータのみでは不十分だからである。

【0004】また、従来のOPC法の他の例として、実験的方法がある。この方法は、評価用のパターンとして例えばウェハ上にメモリセルを構成するトランジスタのゲートパターンを製造し、この評価用パターンを例えば走査型電子顕微鏡により測定し、この測定データに応じてマスク上のパターンを補正するものである。この方法

の場合、実際に製造した評価用パターンの仕上がり寸法 を測定しているため、マスク、リソグラフィ、エッチン グ等の近接効果に関する要素を取り込むことができる。 しかし、この評価用パターンは実際の半導体集積回路の 一部のパターンに過ぎず、全てのパターンを代表してい ない。このため、この測定データを用いて、実際の半導 体集積回路のパターンを正確且つ高速に補正することは 容易ではない。このように、従来、OPC法を正確且つ 高速に行うことは困難であった。

【0005】本発明は、上記課題を解決するためになさ 10 れたものであり、その目的とするところは、空間イメー ジシミュレーションにより得たデータと実験により得た データを用いて、正確且つ高速にマスクパターンを補正 することが可能なマスクパターン補正システムとその補 正方法を提供しようとするものである。

#### [0006]

【課題を解決するための手段】本発明のマスクパターン 補正システムは、上記課題を解決するため、異なる照明 条件において、半導体集積回路の複数のパターンデータ の光学像シミュレーションを行い、この光学像シミュレ 20 ーションの結果に基づいて、前記各照明条件間における 前記半導体集積回路の複数のパターン部のパターン寸法 差を算出するシミュレータと、前記異なる照明条件にお いて、半導体集積回路の特性を評価するための評価パタ ーンを製造する製造装置と、前記製造装置により製造さ れた前記半導体集積回路の評価パターンの仕上がり寸法 を測定する測定装置と、前記測定装置により測定された 仕上がり寸法より前記半導体集積回路のそれぞれのパタ ーンにおいてその寸法が所望値となる照明条件を求める 第1の演算部と、前記第1の演算部により求めたパター 30 ン寸法が所望値となる照明条件におけるパターン寸法と 所望の照明条件におけるパターン寸法との差を前記シミ ュレータにより算出し、その値をマスクパターンの補正 値とする第2の演算部とを具備している。

【0007】前記所望の照明条件は、前記測定装置によ り測定された仕上がり寸法より前記各半導体集積回路の 評価パターン間の共通プロセス・ウィンドウが最大とな る照明条件である。

【0008】前記照明条件は、標準照明、遮蔽率の異な る複数の輪帯照明、開口半径の異なる複数のコヒーレン 40 ト照明を含んでいる。

法は、異なる照明条件において、半導体集積回路の複数

\*【0009】前記評価パターンは、メモリセルのゲート

【0010】前記シミュレータ、第1、第2の演算部

【0011】さらに、本発明のマスクパターンの補正方

パターン及び周辺回路のパターンを含んでいる。

は、一つのコンピュータに含まれている。

のパターンデータの光学像シミュレーションを行い、こ の光学像シミュレーションの結果に基づいて、前記各照 明条件間における前記半導体集積回路の複数のパターン 部のパターン寸法差を算出する工程と、前記異なる照明 条件において、半導体集積回路の特性を評価するための 評価パターンを製造する工程と、前記製造された前記半

導体集積回路の評価パターンの仕上がり寸法を測定する 工程と、前記測定された仕上がり寸法より前記半導体集 積回路のそれぞれのパターンにおいてその寸法が所望値 となる照明条件を求める第1の演算工程と、前記求めた

寸法と所望の照明条件におけるパターン寸法との差を前 記シミュレーションにより算出し、その値をマスクパタ ーンの補正値とする第2の演算工程とを具備している。

パターン寸法が所望値となる照明条件におけるパターン

【0012】前記所望の照明条件を求める工程は、前記 測定された仕上がり寸法より前記半導体集積回路の各評 価パターン間の共通プロセス・ウィンドウが最大となる 照明条件を求める工程である。

### [0013]

【発明の実施の形態】以下、図面を参照してこの発明の 実施の形態について説明する。

【0014】本発明は、一例としてDRAMのマスクパ ターンを補正する場合について説明するが、この発明は DRAMに限定されるものではなく、SRAM(スタテ イックRAM)、不揮発性メモリ、ロジック集積回路等 に適用することも可能である。本発明は、光学像シミュ レーションと実験データとから、正確且つ高速なマスク パターンの補正を可能としている。

【0015】先ず、この発明の原理について説明する。 【0016】全ウェハプロセスを含むメモリセル領域か らのCD (critical dimension) 差を意味するトータル ・パターン・バイアス (δtotal) は、式(1) により 示される。

[0017]

 $\delta$  total =  $\delta$  aerial +  $\delta$  development +  $\delta$  etching +  $\delta$  other ... (1)

ここで、δaerial:光学像に起因するCD差、

δ development:現像に起因するCD差、

δ etching: エッチングに起因するCD差、

δother:マスク等、他のプロセスに起因するCD差。 【0018】上記要素において、δaerialは露光装置の

照明条件に大きく依存する。また、他の3つの条件(δ 照明(1):

 $\delta$  total, (1)

development、δetching、δother) は殆ど照明条件に 依存せず、パターン配置、パターン密度等に依存する。 式(1)より、次のような、幾つかの照明条件に基づく トータル・パターン・バイアスを得ることができる。

[0019]

 $= \delta$  aerial, (1)  $+ \delta$  development, (1)

 $+\delta$  etching, (1)  $+\delta$  other, (1) ... (2)

照明(2):

 $\delta$  total, (2)

=  $\delta$  aerial, (2) +  $\delta$  development, (2)

 $+ \delta$  etching, (2)  $+ \delta$  other, (2) ... (3)

とができる。

される。

上記式(2) (3) において、δ total, (1) 、δ tota 1. (2) は、照明条件(1)及び(2) におけるトータ ル・パターン・バイアス(CD差)であり、δaerial, (1) 、δaerial, (2) は、照明条件 (1) 及び (2) における空間イメージに起因するCD差である。 【0020】上記式(2) (3) において、δ developm ent, (1),  $\delta$  development, (2),  $\delta$  etching,

[0021]  $\delta$  total, (1) =  $\delta$  total, (2) + ( $\delta$  aerial, (1) -  $\delta$  aerial, (2))

上記式(4)は、ある照明条件(1)でのトータルプロ セスバイアス δ total, (1) は、別の照明条件 (2) で のトータルプロセスバイアス δ total, (2) を知ること ができれば、光学像によってのみ表記できることを示し ている。ここで、右辺の要素 (δ aerial, (1) – δ aer 20 ial, (2)) については、例えば周知のソリッド-c (solid-c (sigma-c corp.) , FAIM (VECTOR TECHN OLOGIES, INC. (VT1)) 等の光学シミュレータを用 いて厳密な値を得ることができる。  $\delta$  total. (1)、  $\delta$ total, (2) の値は、例えば走査型電子顕微鏡等の計測 装置、若しくは電気的特性評価装置により、実験的に厳 密な数値として得ることができる。

【0022】 (第1の実施例) 図1は、本発明に適用さ れる補正システムを概略的に示している。記憶装置51 には、例えばDRAMのパターンに対応したCADデー 30 コヒーレント照明における開口12Aの半径が適宜設定 タが記憶されている。この記憶装置51にはシミュレー タ52が接続されている。このシミュレータ52は前記 記憶装置51から供給されるCADデータに応じて後述 するシミュレーションを実行する。半導体製造装置53 は、周知の露光装置、エッチング装置等からなり、照明 条件や露光条件を変えて、例えば図4、図5に示すよう な、評価用のパターンが形成されたウェハ54を製造す る。走査型電子顕微鏡55 (若しくは電気的特性評価装 置) は前記ウェハ54に形成されたパターンの仕上がり 段階での寸法(仕上がり寸法と称す)を測定する。コン 40 われる。 ピュータ56は前記走査型電子顕微鏡若しくは電気的特 性評価装置55から供給される測定データより、各パタ ーンの最適パターンからのずれ量を求め、このずれ量と 前記シミュレータ52から供給されるシミュレーション 結果に基づき、マスクパターンの補正値を算出する。前 記コンピュータ56は前記シミュレータ52と兼用して もよい。

【0023】図1に示す左側のシミュレーションのプロ セスに関して、先ず、幾つかの照明条件の下で、DRA

... (4) 空間イメージシミュレーションの結果を得た。図2は、 露光装置の一例を示している。光源11とレンズ13の 間に開口12Aを有する絞り12が配置されている。こ の絞り12の開口12Aを通過した光はレンズ13を通 過してマスク14に照射され、マスク14に形成された パターンはレンズ15を通過して、ウェハ16の表面に 結像される。第1の実施例では、前記絞り12の開口1 2 A を 図 3 (a) (b) (c) に示す 3 つの 条件 に 設定 する。図3(a)は光源の中心部からの光を使用せず、 光軸から外れた周辺部の光を使うオフ・アクシス (offaxis)、例えば輪帯照明を示し、図3(b)は開口12 Aが半径 $\sigma = 0$ . 6の標準照明を示し、図3(c)は開 口12Aが半径σ<0.6のコヒーレント照明を示して いる。さらに、後述するように、輪帯照明の遮蔽率や、

\* (1)  $\delta$  etching, (2)  $\delta$  other, (1)  $\delta$  other,

10 g, (1) =  $\delta$  etching, (2)  $\delta$  other, (1) =  $\delta$  other

(2) は露光装置の照明条件に殆ど依存しないため、δ

development, (1) =  $\delta$  development, (2),  $\delta$  etchin

r. (2) とすることが可能であり、次式 (4) を得るこ

【0024】このような照明条件に基づき、図4、図5 に示すようなDRAMの回路パターンについて、リソグ ラフィに関するデータをパラメータとしてシミュレーシ ョンが行われる。図4はDRAMのメモリセルアレイを 構成するゲートパターンであり、 $0.2 \mu m$ のライン・ アンド・スペースを示している。図5はDRAMの周辺 回路のパターンを示しており、パターンA、B、C、D の部分のCADデータに基づいてシミュレーションが行

【0025】図6は、図1の動作を示すものであり、第 1の実施例に係わる補正方法を示している。シミュレー タ52は記憶装置51に記憶されているDRAMのCA Dデータを読み込み、このCADデータに対して、7種 類の照明条件において、光学像シミュレーションを行 う。照明条件は前記輪帯照明、標準照明、コヒーレント 照明において、開口の半径σや輪帯照明の遮蔽率εを変 えている。ここで、εは、図3(a)に示すように、ε  $= \sigma 1 / \sigma$ で示される値である。第1の実施例では、標 Μのセル領域及び周辺回路のパターンバイアスに関する 50 準照明における開口の半径σを0.6に設定し、コヒー

-4-

レント照明における開口の半径σを0.5、0.4、 0. 3に設定し、輪帯照明における遮蔽率をを0. 6 7、0.50、0.33に設定している。これらの各照 明条件に基づくシミュレーションの結果より、各パター ンに対する所望寸法からのずれ量が求められる(ステッ プ61、62、63)。

【0026】表1は、DRAMのセル領域に照射量を合 わせた場合のシミュレーション結果を示している。この 表 1 に示すように、  $\delta$  aerial、 (1)  $-\delta$  aerial、 (2) \* \*の値について、図4に示すセルパターンと、図5に示す 周辺回路のパターンA、B、C、Dに対して、概略値を 得ることができた。ここで、照明条件(1)は標準照明 条件とし、表1において、パターンA、B、C、Dでの オフ・アクシス (輪帯照明) とスモールσ (コヒーレン ト照明)のパターン・バイアスは、標準照明のCDから の差として示している。

8

[0027]

【表1】

照明	オフ・アクシス			標準	スモールィ		الح	
σ		C	).6		0.5	0.4	0.3	
ε	0.67	0.50	0.33		0			
セルパターンでのバイアス		0						
パターンAでのパイアス	-0.06	-0.04	-0.01	0	+0.01	+0.04	+0.06	
パターンBでのバイアス	-1.00	-0.05	-0.02	0	+0.03	+0.04	+0.05	
パターンCでのバイアス	-0.08	-0.03	0	0	+0.01	+0.02	+0.04	
<b>パターンDでのパイアス</b>	-0.06	-0.03	-0.01	0	+0.02	+0.04	+0.06	

(パイアス:μm)

【0028】一方、図1に示す右側の実験のプロセスに 合と同様に、例えば7種類の照明条件により、露光、現 像、エッチング処理を行い、例えば図4、図5に示すよ うな、評価パターンが形成された7種類のウェハ54を 製造する(ステップ64)。この後、製造された各ウェ ハ54に形成された仕上がりパターン寸法を電気的特性 若しくは走査型電子顕微鏡55により測定する(ステッ プ65)。この後、前記コンピュータ56により、各パ※

※ターンにおける所望の寸法からのずれ量が例えばゼロと 関し、半導体製造装置53は前記シミュレーションの場 20 なる照明条件あるいは露光条件が求められる(ステップ 66)。

> 【0029】表2は、上記測定結果より求めた各パター ン上のトータルプロセスバイアス δ total がゼロとなる 照明条件を示している。

[0030]

【表2】

無明	オフ・アクシス			標準	2	スモールσ	
ď	0.6				0.5	0.4	0.3
Ε	0.67	0.50	0.33		0		
セルパターンでのバイアス				0			
パターンAでのパイアス	-				0	+	
パターンBでのパイアス		-		0		+	
パターンCでのパイアス	•	0			+		
<b>パターンDでのパイアス</b>			-		0		+

【0031】上記実験的に求められたCD差(δtotal (1) - δ total (2) ) とシミュレーションにより求 められCD差 (δaerial (1) - δaerial (2)) とか ら、式(4)を用いて、所望の照明条件での所望の寸法 たずれ量からマスクの補正データが算出される(ステッ プ68)。すなわち、式(4)及び表1、表2を用い、 次のように照明条件におけるパターンの幅が補正され る。照明条件は、リソグラフィ・ラティチュード(露光 裕度)、露光装置の条件等により決定される。ここで

は、一例として標準照明条件( $\sigma = 0$ . 6)下における 各パターンの補正量を求める。

【0032】パターンAの場合、表2からゼロバイアス となる照明条件は $\sigma = 0$ . 4である。光学シミュレーシ からのずれ量が求められる (ステップ 67)。この求め 40 ョンの結果による σ = 0.4 におけるメモリセル部との CD差は、表1より+0.04 µ mであり、標準照明に おけるメモリセル部とのCD差はゼロである。これらの 数値を式(4)に代入すると補正値は次に示すような る。

[0033]

パターンA:

 $\delta$  total, (standard)

=  $\delta$  total, ( $\sigma$  = 0.4) + ( $\delta$  aerial, (standard) -  $\delta$  aerial, ( $\sigma$  = 0.

4))

 $= (0) - 0.04 \mu m$ 

∴ 補正値=-0.04 μ m

パターンB:表2より標準照明条件においてメモリセル パターンとのCD差がないため、補正なし。

【0034】パターンC、Dの補正値は、パターンAと\*

パターンC:

 $\delta$  total, (standard)

=  $\delta$  total, ( $\epsilon$  = 0. 50) + ( $\delta$  aerial, (standard)

 $-\delta$  aerial, ( $\epsilon$ =0.50))

\*同様にして求められる。

[0035]

 $= (0) - (-0.03) \mu m$ 

∴ 補正値=+0.03 μ m

パターンD:

 $\delta$  total. (standard)

=  $\delta$  total, ( $\sigma$  = 0. 5) + ( $\delta$  aerial, (standard)

 $-\delta$  aerial,  $(\sigma=0.5)$ 

 $= (0) - 0.02 \mu m$ 

∴ 補正値=-0.02 µ m

上記第1の実施例によれば、実際の回路パターンに対応 したCADデータを用いたシミュレーションの結果と、 照明条件を変えて製造した評価パターンから実験的に求 めたデータとからマスクパターンの補正値を求めてい る。したがって、シミュレーションの結果と実験データ とを正確に特徴づけることができるため、リングラフィ のマージンを含んだ正確なマスクパターンの補正値を求 めることができる。この補正値を用いてマスクパターン を補正することにより、光近接効果を確実に補正でき る。

【0036】この実施例では、パターンA~Dとして実 デバイスのパターンを用いたが、近接効果の影響を定量 化するために、図9(a)(b)に示すような、例えば 0. 25μmのテストパターンを使用することもでき る。このテストパターンは、走査型電子顕微鏡、若しく は電気的特性評価装置によって測定されるパターンと隣 接するパターンとの距離Sを0. 25μmから60μm まで変化させている。このため、近接効果の隣接パター ン距離Sによる依存性を調べることができる。また、パ ターン密度として、図9 (a) に示すように、隣接パタ ーン数が片側3本からなる低パターン密度と、図9

(b) に示すように、隣接パターン数が片側50本から なる50%パターン密度があり、これらより近接効果の 施例の装置及び方法とこのテストパターンによる評価結 果を組合わせることにより、近接効果の隣接パターン間 距離依存性、若しくはパターン密度依存性を髙精度に知 ることができ、これにより得られた補正データにより、 高精度な補正が可能となる。

【0037】 (第2の実施例) 次に、本発明の第2の実 施例について説明する。

10

【0038】図7は、第2の実施例による補正方法を示 20 している。図7において、図6と同一部分には同一符号 を付し、異なる部分についてのみ説明する。第2の実施 例は、例えば焦点深度や露光量ラティチュード等のリソ グラフィのプロセスラティチュードを含めてマスクパタ ーンの補正を可能としている。すなわち、例えば半導体 製造装置53により評価パターンが形成されたウェハを 製造する際、焦点深度や露光量ラティチュード等のリソ グラフィ処理ラティチュードを変えてウェハを製造する (ステップ71)。この後、走査型電子顕微鏡又は電気 的特性評価装置55により各評価パターンの仕上がり寸 30 法を測定する (ステップ 65)。走査型電子顕微鏡から の測定データに基づいて、各評価パターンのバイアスを 求める。

【0039】図8は、パターンAに補正を加えない状態 でのパターンAとメモリセルの焦点深度と照射量の関係 (EDツリー) の一例を示している。このような特性図 をパターンB、C、Dについても作成し、表3に示すよ うに、プロセス・ウィンドウが最大となる照明条件を求 める。さらに、これら特性図よりパターンA、B、C、 Dとメモリセルの共通プロセス・ウィンドウが最大とな パターン密度による依存性も知ることができる。この実 40 る照明条件を求める(ステップ72)。この実施例の場 合、表3に示すように、ε=0.33において共通プロ セスウィンドウが最大となったため、ε=0.33の照 明条件を使用した。

[0040]

【表3】

							12
照明	オフ・アクシス 標準				スモールσ		
σ	0.6				0.5	0.4	0.3
<u>e</u>	0.67	0.50	0.33			5	
セルパターン	Max.						
パターンA						Max.	
パターンB				Max.		-	
パターンC			Max.				
パターンD						Max.	
共通プロセスウィンドウ (セルA,B,C,Dについて)			Max.				

【0041】表1、表3及び式(4)を用いることによ り、次に示すように各パターンの補正値を求めることが できる(ステップ67、68)。補正値の求め方は第1\* \*の実施例で説明したと同様である。以下に各パターンの 補正値を示す。

[0042]

パターンA:

 $\delta$  total, ( $\epsilon$  = 0.33) =  $\delta$  total, ( $\sigma$ =0.4) + ( $\delta$  aerial, ( $\epsilon$ =0.33)  $-\delta$  aerial,  $(\sigma=0.4)$ )  $= (0) + ((-0.01) - 0.04) \mu m$ ∴ 補正値=-0.05 µ m パターンB:  $\delta$  total, ( $\epsilon$  = 0.33) =  $\delta$  total, (standard) + ( $\delta$  aerial, ( $\epsilon$  = 0. 33)  $-\delta$  aerial, (standard) )  $= (0) + (-0.02 - 0) \mu m$ ∴ 補正値=-0.02 µ m

パターンC:表3より最大プロセスウィンドウが得られ

※照明条件と一致するため、補正なし。

る照明条件が、最大共通プロセスウィンドウが得られる※

[0043]

パターンD:

$$\delta$$
 total, (ε=0.33)  
=  $\delta$  total, (σ=0.4) + ( $\delta$  aerial, (ε=0.33)  
—  $\delta$  aerial, (σ=0.4))  
= (0) + (-0.01 - 0.04)  $\mu$  m  
∴補正値=-0.05  $\mu$  m

上記補正方法によれば、最大リソグラフィのプロセスラ ティチュードを求めることにより、シミュレーションと 実験データとを正確に特徴付けることができる。

【0044】上記第2の実施例では表3を実験結果より 求めたが、これに限らずシミュレーションにより求める ことも可能である。すなわち、この場合、焦点深度や露 光量ラティチュード等のリソグラフィプロセスラティチ 40 施可能なことは勿論である。 ュードを変えてメモリセル及び周辺回路パターンのシミ ュレーションを行い、各パターンのプロセス・ウィンド ウの最大値となる照明条件を求める。これとともに、メ モリセル及び周辺回路パターンで共通のプロセス・ウィ ンドウが最大値となる照明条件を求める。

【0045】このように、各パターンのプロセス・ウィ ンドウの最大値となる照明条件、及び共通のプロセス・ ウィンドウが最大値となる照明条件をシミュレーション により求めることにより、評価パターンを製造すること が不要となり、処理を一層高速化できる。

【0046】また、第2の実施例においても第1の実施 例と同様に図9(a)(b)に示すようなテストパター ンを用いることにより高精度の補正を行えることは言う までもない。

【0047】その他、本発明は上記実施例に限定される ものではなく、発明の要旨を変えない範囲で種々変形実

[0048]

【発明の効果】以上、詳述したように本発明によれば、 照明条件を変えて半導体集積回路の複数のパターンデー タを光学イメージシミュレーションして得たデータと、 照明条件を変えて製造した評価パターンから実験的に求 めたデータとからマスクパターンの補正値を求めてい る。したがって、シミュレーションによるデータと実験 データとを正確に特徴づけることができるため、リソグ ラフィのマージンを含んだ正確なマスクパターンの補正 50 値を高速に求めることができる。

13

【図面の簡単な説明】

- 【図1】この発明に係わる補正システムを示す構成図。
- 【図2】露光装置の一例を示す構成図。
- 【図3】図3(a)(b)(c)は、それぞれ照明条件を説明するための図。
- 【図4】DRAMのゲートパターンの一例を示す平面図。
- 【図5】 DRAMの周辺回路のパターンの一例を示す平面図。
- 【図6】本発明の第1の実施例の動作を示すフローチャ 10 ート。
- 【図7】本発明の第2の実施例の動作を示すフローチャート。
- 【図8】本発明の第2の実施例の動作を示す特性図。

14 【図9】図9 (a) (b) はそれぞれテストパターンを 示す平面図。

【符号の説明】

- 11…光源、
- 12…絞り、
- 12A…開口、
- - - -
- 13…レンズ、
- 14…マスク、
- 51…メモリ、
- 52…シミュレータ、
- 5 3 … 半導体製造装置、
- 54…ウェハ、
- 55…走查型電子顕微鏡、
- 56…コンピュータ。

